MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent Number:

JP63012132

Publication date:

1988-01-19

Inventor(s):

SUMI HIROBUMI; others: 01

Applicant(s):

SONY CORP

Requested Patent:

JP63012132

Application Number: JP19860156496 19860703

Priority Number(s):

IPC Classification:

H01L21/28; H01L21/88; H01L29/78

EC Classification:

Equivalents:

JP2658019B2

Abstract

PURPOSE:To form a barrier metal without using special processes such as evaporation, by selectively forming high-melting-point metal or a compound of high- melting-point metal on a substrate, thereafter thermally treating said high- melting-point formed layer in an atmosphere including nitrogen. CONSTITUTION:On an Si substrate 10, an SiO2 layer 11 having a hole 11a is formed. A Ti layer 12 is deposited on the SiO2 layer. Then, annealing is performed so that a part of Ti located in the hole part 11a reacts with the substrate 10. Thus a TiSi2 layer (gate electrode) 13 is formed. Then the entire Ti 12 is removed by etching using H2O2. Heat treatment is performed in an nitrogen atmosphere, and a TiN layer 14 is selectively formed on the TiSi2 layer 13 in a self-aligning manner. Thus a barrier metal layer 14 can be formed without using special processes such as evaporation.

Data supplied from the esp@cenet database - I2

⑩日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63-12132

(3) Int. Cl. 4 H 01 L 21/28 識別記号

<u>庁内整理番号</u>

⑩公開 昭和63年(1988)1月19日

H 01 L 21/28 21/88 29/78

N-7638-5F B-6708-5F 3 0 1 P-8422-5F

審査請求 未請求 発明の数 1 (全6頁)

❷発明の名称

半導体装置の製造方法

②特 願 昭61-156496

②出 願 昭61(1986)7月3日

 砂発
 明
 者

 砂発
 明
 者

博 文 俊 樹 東京都品川区北品川6丁目7番35号 ソニー株式会社内東京都品川区北品川6丁目7番35号 ソニー株式会社内

⑫発 明 者 濱 嶋 俊 樹 ⑪出 願 人 ソニー株式会社

角

東京都品川区北品川6丁目7番35号

邳代 理 人 弁理士 高 月 亨

明細書

1 発明の名称

半導体装置の製造方法

2 特許請求の範囲

1. 高融点金属の窒化膜が形成された半導体装置の製造方法において、

半導体基板上に高融点金属または高融点金属化 合物を選択的に形成する工程と、

上記高融点金属または高融点金属化合物を窒素を含む雰囲気中で熱処理する工程とを確える半導体装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体装置の製造方法に関し、特に高 融点金属または高融点金属化合物上に窒化物を形成した半導体装置に関するものである。本発明の 半導体装置の製造方法は、例えば具体的には超し S (のゲート電極上のパリアメタルの形成方法と して利用することができる。

(発明の概要)

本発明は半導体装置の製造方法において、例えば超しSIのゲート電極として用いられるような高融点金属や高融点金属化合物の上にバリアメクルとして用いる窒化物を形成する方法に関し、特に界面トラップを波少させるために行われるフォーミング・アニール(Forming Anneal)を窒素等囲気中で行うことにより、ゲート電極としての発出したものである。

(従来の技術)

従来、超LSIのゲート電極材料としては、ポリシリコンが用いられてきたが、最近ではポリシリコンよりも大幅に抵抗率の低い各種高融点金属や、シリサイド等の新材料の必要性が認識されてきている。特に、高集積度化、高速化の要求が強

特開昭63~12132 (2)

いdRAMプロセスにおいては、抵抗率の低い新材料の使用は不可欠である。例えば、256KdRAMにおいては高速化のために既にhosiのゲート構造が採用されており、また、1MRAM、更には4M、16MdRAMへと高集積化が進むにつれて、ゲート電板や配線における抵抗率はデバイスの演算速度を決定する最も重要な要因となる。このため、ゲート電極材料の低低抗化が強く要請されている。

このような低抵抗の材料としては、抵抗率の少ない高融点金属シリサイド例えばチクンシリサイド(fisia)が有望視されている。Tisiaをゲート電板として用いる場合は、アルミニウム等の金属配線との間の反応を防止するためのパリアメタルとして、電極形成後に蒸着装置等によってチタンナイトライドTiklなどを電極上に形成する必要がある。

第7図(a)(b)(c)はTiNのバリアメタルを形成する 従来の方法を示す。まず、第7図(a)に示すように、 半導体基板1に積層されたSiO:層2に形成さ

グ(RTA)・シリコン・インプランデッド・ウィズ・ポロン・スルー・チタニウム (Forming of TiN/TiSiz/p 'ーSi/n-Si by Rapid Thermal Annealing (RTA) Silicon Implanted with Boron Through Titanium)「IBEE ELECTRON DEVICE LETTERS 」(VOL. EKL-6.NO.NOVEMBER 1985) を挙げることができる。

(発明が解決しようとする問題点)

上述したように従来技術には、工程の複雑化、 狭い場所におけるTiN 膜蒸着の困難性といった問題があった。本発明の目的は、バリアメタルを形成するための特別な工程を用いることなく高融点 金属またはその化合物(TiSi。等)のゲート電極等上にバリアメタル(TiN等)を自己整合的且つ 確実に形成して、製品の品質向上、低コスト化、 工程時間の短縮化、歩留りの向上を速成すること ができる、半導体装置の製造方法を提供すること である。 れた開口部2a内には、TiSi:のゲート電極3が配設され、さらにそれらの上にはバリアメタル4用のTiN がCVD等によってデポジットされる。 続いて第7図(ロ)に示すようにウェットエッチング (アンモニアエッチングなど)、或いはプラズマ エッチングなど等のエッチングを行ってゲート電 極3上にだけTiN が残留するようにしてバリアメ タル4を形成する。(c)はAℓ配線5の形成を完了 した状態を示す。

しかしながら、このような従来の方法によれば、バリアメタル自体を形成するための工程及びTiNの落着装置を必要とするため、工程の複雑化と設備費の増大を招く。また、表面積の狭い場所等にTiN 膜を的確に蒸着形成することが容易でなかった。

上記 従来技術に関連する文献としては、特開昭 5 7 - 1 3 3 6 8 3 号、同 5 8 - 1 5 7 1 7 2 号、同 5 9 - 1 7 1 1 7 1 号、同 6 0 - 1 0 0 4 6 4 号公報、フォーミング・オブ・TiN/TiSiz/p・ - Si/n-Si ・ハイ・ラピド・サーマル・アニーリン

(問題点を解決するための手段)

本発明の半導体装置の製造方法は、高融点金属の窓化膜が形成された半導体装置の製造方法において、半導体基板上に高融点金属または高融点金属は合物を選択的に形成した後、上記高融点金属または高融点金属化合物を窒素を含む雰囲気中で 然処理する。本発明のこの構成をとることにより、上記目的を達成することができる。

(作用)

すなわち本発明は、半導体基板上に高融点金属または高融点金属化合物を選択的に形成してから、上記高融点金属または高融点金属化合物を窒素を含む雰囲気中で熱処理するようにしたため、これをバリアメタルの製造工程に応用した場合には、一工程を構成するフォーミングアニール時に、ゲート電極上の所望位置に所望の範囲に亙ってバリアメタルを選択的に形成することができる。で、プロートの、バリアメタルを落着させる従来の工程を表表し、迅速な処理が可能となる。また、TIN 膜とし、迅速な処理が可能となる。また、TIN 膜

特開昭63-12132 (3)

などを形成する場合でもこれを悪奢させる装置を 特に必要としないため、経費を節波して製造コス トを低下させることができる。

(実施例)

以下、本発明の半導体装置の製造方法について、 その一実施例につき詳細に説明する。

第1図は本発明方法を適用した場合のフロー図、 第2図(a)(b)(c)は本発明方法の原理をこの実施例を 参照して示す工程説明図である。

まず、第2図(a)はSi基板10に順次積層された二酸化ケイ素(SiOz)層11及びpolySi(ボリシリコン)層12上に、高融点金属または高融点金属酸化物、例えばチタン(Ti)層13を蒸着によって形成した状態を示す。次に第2図(b)において1Rアニールを行うことによってTi階13をTiシリサイド(TiSiz)にし、統いて第2図(a)において窒素を含む雰囲気中でフォーミング・アニールを行うことによって、TiSiz層13上にTiN層14を形成する。

次に、第5図及び第6図は、第3図(0)までの工程によって形成された積層構造体(フォーミング・アニール前)及び第3図(c)までの工程によって形成された積層構造体(フォーミング・アニール後)の深さ方向に対する各オージェ強度を比較図示し

第3図(a)~(e)は、上記原理を応用して具体的に 本実施例とした場合を示す図である。本例ではシ リサイド化されたゲート電極上にパリアメタルと してのTiN 層を形成するもので、第3図はその製 造工程の説明図である。まず、第3図(a)に示すTi のデポジット工程においては、Si基板10上に積 層されるとともに開口部 1 1 a を有したSiOz層11 上にTi層12がデポジットされる。第3図(b) の1Rアニール工程では開口部11a内に位置す るfiの一部がSi基板 l O と反応してTiSiz 層(ゲ は基板10内にまで拡散配置される。第3図(1)の エッチング工程では8:0:を用いたエッチングによ ってTil2が全て除去される。第3図のの、界面 トラップ防止するためのフォーミング・アニール 工程では、窒素雰囲気中で熱処理が行われ、TiSi: 層13上面に、自己整合的且つ選択的にTiN 層 I 4が形成される。これがパリアメタルとなる。第 3図(e)はA L 配線層 1 5の形成工程である。

第4図(a)~(c)は上記例の変形例を示す。第4図

たものである。

まず第5 図は、第2 図向に示した積層構造体であるTi(500 Å) / Poly Si(2500 Å) / SiO2 / Siに、IRアニールを施して第2 図向のようにTi層13をシリサイド化したときにおける、深さ方向に対する各層(Si(92 eV)、Ti(393 eV)、Ti+N(418 eV)、0(518 eV))の各オージェ強度を示している。このグラフから理解されるように、内部にはTiN 簡が形成されている。(なお深さはスパッタ時間(分)で示しているが、第5 図では40min で約650 人程度の深さである)。

第6図は、第2図(a)に示した積層構造体である
Ti (300A) / PolySi (2500A) /
SiOz / Siに、IRアニールを施して第2図
(b)のようにTi 暦13をシリサイド化した後、窒素
雰囲気中で400℃、60分フォーミング・アニールを施した場合における各層(Si (92 e V)、
Ti (393 e V)、Ti + N (418 e V)、0(5

特開昭63-12132 (4)

18 e V))のそれぞれのオージェ強度を示す。第5回のフォーミング・アニール前の状態と比較すると、内部では同様に安定したTiSi:層が形成されているが、表面近傍においては、完全に1:1の組成から成る安定したTiNを形成していることが理解される。このことはTiSi:層の表面に形成されるバリアメタル層が安定したものであることを示す。(なおこの第6回では、スパッタ時間が100minで約150人の深さである)。

以上のように、本発明の半導体製造方法を適用すると、半導体装置製造の一工程であるフォーミング・アニール時に、ゲート電極上の所望位置に所望の範囲に亙ってバリアメタルを選択的に形成することができる。ことため、バリアメタルを蒸着させる従来の工程を不要として迅速な処理が可能となる。また、窒化膜を蒸着させる装置を特に必要としないため、経費を節波して製造コストを低下させることもできる。

(発明の効果)

層、12……polySi層、13……高融点金 展または高融点金属数化物(Ti層)、14…… バリアメタル、15……金属配線層、16……P S G 層。


特許出願人 ソニー株式会社 代理人弁理士 高 月 亨 上述したように、本発明によれば、バリアメタル等を形成するための特別な工程を用いることなく、バリアメタルを自己整合且つ確実に形成して、製品の品質向上、低コスト化、工程時間の短縮、 歩留りの向上を達成することができる。

4. 図面の簡単な説明

第1図は本発明方法の工程を例示するフロー図、第2図(a)~(c)は本発明方法の原理を一実施例を用いて示す説明図、第3図(a)~(e)は本発明方法を応用した実施例の工程説明図、第4図(a)~(c)は該実施例の変形例の工程説明図、第5図及び第6図はフォーミング・アニール前と後における各層のオージェ強度の比較のためのグラフである。第7図(a)~(c)は従来の落者による製造方法の説明図である。


1 ……半導体基板、2 …… S i O : 層、3 ……ゲート電極、4 …… バリアメタル、5 …… 金属配線、1 0 …… S i 基板、1 1 ……二酸化ケイ素(Si0 2)







本発明方法の原理を示す工程図 第 2 図


特開昭63-12132 (5)






特開昭63-12132 (6)







従 來 方 法 第 7 図